PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-345175

(43)Date of publication of application: 14.12.1999

(51)Int.CI.

GO6F 13/00

G06F 13/14 G06F 13/36

(21)Application number: 10-153288

(71)Applicant: NEC KOFU LTD

(22)Date of filing:

02.06.1998


(72)Inventor: YONEZAWA NAOMICHI

(54) SYSTEM AND METHOD FOR CONTROLLING SUBSTITUTIVE PATH

(57)Abstract

PROBLEM TO BE SOLVED: To provide a substitutive path control system capable of providing a substitutive path to an I/O device without using plural I/O cards, without being affected by the number of ports at a connected I/O device or the like and without being concerned about the switching of the substitutive path on a software.

SOLUTION: An address space dividing continuous I/O address spaces is provided for each of respective I/O buses 116, 117, 126 and 127 and for an information processor composed of plural systems having independent paths from respective CPU to the I/O buses, while having a dedicated path among system. This device is provided with transfer control parts 112 and 122 for performing control, so as to transfer an I/O request from CPU 111 and 121 via the other system, when a fault occurs on the path from one CPU to the I/O bus.



LEGAL STATUS

[Date of request for examination]

02.06.1998

[Date of sending the examiner's decision of rejection]

18.04.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-345175

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl. ⁶		識別記号	FI			
G06F	13/00	301	G06F	13/00	301K	
	13/14	3 1 0		13/14	310E	
	13/36	3 2 0		13/36	3 2 0 A	

審査請求 有 請求項の数13 OL (全 20 頁)


(21)出願番号	竹願平10-153288	(71)出願人 000168285
(22)出願日	平成10年(1998) 6月2日	甲府日本電気株式会社 山梁県甲府市大津町1088—3
	, , , , , , , , , , , , , , , , , , ,	(72)発明者 米澤 直道
		山梨県甲府市大津町1088-3 甲府日本電 気株式会社内
		(74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 代替パス制御システム及び方法

(57)【 要約】

【 課題】複数のI /Oカードを用いることなく、また接続されるI /Oデバイスのポート数等の影響されず、且つソフトウエア上の代替パスの切り替えを意識することなく、I /Oデバイスへの代替パスを実現可能とする代替パス制御システムの提供。

【解決手段】各I /Oバス毎に、連続するI /Oアドレス空間を分割したアドレス空間を有し、各CPUから、前記I /Oバスに対する独立したパスを有する複数の系から成り、系間に専用のパスを有する情報処理装置において、一のCPUから前記I /Oバスへのパス上に障害が発生した場合、前記CPUからの前記I /Oリクエストを他系を経由して転送するように制御する手段を備える。



10

【特許請求の範囲】

【 請求項1 】各I /Oバス毎に固有のアドレス空間を有 し、各CPUから前記I /Oバスに対する独立したパス を有する複数の系から成り、系間に専用のパスを有する 情報処理装置の代替パス制御システムであって、

一の系のCPUからI /Oバスに至るパス上に障害が発 生した場合、前記CPUからの前記I /Oバスに接続す るI /O装置へのアクセス要求を、他系のパスを経由し て転送するように制御する手段を備えたことを特徴とす る代替パス制御システム。

【 請求項2 】各CPUからI /Oバスに対する独立した パスを有する複数の系から成る情報処理装置の代替パス 制御システムであって、

系間でCPUからのI /Oリクエストを転送する手段

他の系のI/Oバスのポートに接続する手段と、 を備え、

一の系のCPUからI/Oバスに到るパス上で障害発生 時、前記一の系又は他の系のCPUからの前記一の系の I /Oバスに接続するI /O装置へのI /Oリクエスト を、一旦、他の系に転送した後、前記I /Oバスのポー トの入り口で、再度、前記一の系に戻すように制御する 手段を備えたことを特徴とする代替パス制御システム。 【 請求項3 】各系のI /Oバス毎に固有のI /Oアドレ ス空間を有し、一の系のCPUから前記一の系のI/O バス及び他の系のI / Oバスへのパスを有する情報処理 装置の代替パス制御システムであって、

一の系において、前記一の系の上流、もしくは他の系か ら転送されてきたI /Oリクエスト に含まれるI /Oア ドレスから、前記一の系のI /Oバスへのアクセス要求 30 であるか他の系のI /Oバスへのアクセス要求であるか を判断し、該判断結果に応じて前記一の系の配下、もし くは他の系へ前記I /Oリクエストを転送制御する手段 が、配下のI /Oバスに到るパス上で障害発生時、該障 害情報に基づき、前記一の系の上流から、もしくは他の 系から転送されてきた、前記―の系のI /Oバスへのア . クセス要求である前記I /Oリクエストを、一旦、他の 系に強制的に転送し、前記I /Oリクエストは前記他の 系のパスを進み、1 / Oバスのポートの入り口で、再 度、前記一の系側に戻るように制御されることを特徴と する代替パス制御システム。

【請求項4】CPUと、

自系、及び他系のCP Uから出力されるI /Oリクエス トを、指定されたI/O空間のアドレスにより、自系の パスに転送するか他系のパスに転送するかを選択する転 送制御手段と、

I /Oバスに接続するための複数のポートを有し、前記 転送制御手段から送られてきたI /Oリクエストを、I /O空間のアドレスから、どのI/Oバスに接続された ポートに転送するかを選択し選択された自系又は他系の 50 ポートに転送するポート制御手段と、

前記ポート 制御手段の複数のポート から 転送されてくる I /Oリクエストを、配下のI /Oバスのトランザクシ ョンに変換して転送するポートブリッジ手段と、

周辺機器を接続するためのインタフェースカードを接続 するI /Oバスと、

を系毎に備え、

前記転送制御手段では、ポートの障害情報及び代替パス 情報を記憶管理して、I/Oリクエストを転送すべき系 を選択し、自系の配下のポートに障害がある場合には、 前記代替パス情報に基づき、他系の転送制御手段に対し て前記I /Oリクエストを転送し、他系のポート制御手 段を介し、再度自系のポートブリッジ手段に転送される パスが選択されて自系のI /Oバスに接続する周辺機器 へのアクセスを行う、ことを特徴とする情報処理装置。 【 請求項5 】前記転送制御手段が、I /Oリクエストの 転送に際して、他系への強制転送を指示する強制転送指 示情報を付加する手段を備え、

前記転送制御手段が、他系の前記転送制御手段から前記 強制転送指示情報の付加されたI /Oリクエストが転送 されてきた場合には、前記I /Oリクエストの内容によ らず、前記I /Oリクエストを前記転送制御手段は自系 配下のパスに転送するように制御する、ことを特徴とす る請求項4 記載の情報処理装置。

【請求項6】前記転送制御手段が、自系のポート制御手 段の持つポートにそれぞれ対応して設けられ、前記CP Uまたは他系からのI /Oリクエストを、自系に転送す べきか他系に転送すべきかを判断する複数のポート 選択

前記複数のポート選択手段の判断結果出力から、前記C PUまたは他系から入力された前記I /Oリクエストが、 自系のポート に対するアクセスであることを出力する自 系指示手段と、

前記複数のポート 選択手段の判断結果出力から、前記C PUまたは他系から入力された前記I /Oリクエストが 自系ではなく 代替パスを持つ他系に出力することを指示 する他系指示手段と、

前記複数のポート 選択手段でそれぞれ保持する代替パス 番号情報の値と、前記複数のポート 選択手段から 出力さ れる代替パス指示信号とから、前記CPUまたは他系か ら入力されるI /Oリクエストを転送すべき代替パスを 有する系を選択する代替パス選択手段と、

前記CPUまたは他系からの前記I /Oリクエストと、 前記自系指示手段の出力と、前記他系指示手段の出力 と、代替パス選択手段の出力とから、前記I /Oリクエ ストを自系に転送するか又は他系に転送するかを判断し て出力するリクエスト出力手段と、

を備えたことを特徴とする請求項4 記載の情報処理装

【請求項7】前記ポート選択手段が、対応するポートが

接続される I / Oバスの持つ I / O空間の範囲を規定する値を記憶するレンジ記憶手段と、

1.

前記CP Uまたは他系から送られてくるI /Oリクエストの持つI /Oアドレスが、前記レンジ記憶手段の値で示される範囲に入っているか否かを比較し、該範囲に入っている場合に、一致信号を出力するレンジ比較手段と、

対応するポート が障害状態であることを保持するポート 障害情報記憶手段と、

対応するポートへの代替パスを持つ系の番号を保持する 10 代替パス番号記憶手段と、

前記レンジ比較手段から出力される一致指示と、前記ポート 障害情報記憶手段の値から、対応するポートが障害状態の時に、前記対応するポートへのI /Oリクエストを、自系に転送せずに代替パスを有する他系に転送することを示す前記代替パス指示信号を出力する代替パス指示手段と、

を備えたことを特徴とする請求項5 記載の情報処理装 置。

【 請求項8 】前記リクエスト出力手段が、前記他系指示 20 手段から他系へのI /Oリクエストの転送指示がある場合には、前記I /Oリクエストに強制転送指示を添付して他系に転送し、且つ他系からのI /Oリクエストに強制転送指示がある場合には無条件に自系へI /Oリクエストを出力する、ことを特徴とする請求項5 記載の情報処理装置。

【請求項9】前記ポート制御手段が、ポートに対応して設けられ、前記転送制御手段から送られてきた前記I/Oリクエストを、前記I/Oリクエストの持つI/Oアドレスから、対応するI/O空間を持つI/Oバスに接 30 続されたポートの1つにのみ転送するポート分配手段を備えたことを特徴とする請求項4記載の情報処理装置。 【請求項10】前記ポート分配手段が、対応するポートの接続されるI/Oバスの持つI/Oアドレスのレンジを記憶するポートレンジ記憶手段と、

入力されたI /OリクエストのI /Oアドレスが前記ポートレンジ記憶手段で指定される範囲に入っているか否かを比較判断し、範囲内にある場合には対応するポートに前記I /Oリクエストを転送するポートリクエスト制御手段を備えたことを特徴とする請求項9 記載の情報処 40 理装置。

【 請求項1 1 】 前記ポートレンジ記憶手段の始点及び終 点の値を隣り合うポート分配手段間で共用するように構 成されてなることを特徴とする請求項1 0 記載の情報処 理法器

【 請求項12】各CPUからI /Oバスに対する独立したパスを有する複数の系から成る情報処理装置の代替パスの制御方法であって、

一の系のCPUからI/Oバスに到るパス上で障害発生時、前記一の系又は他の系のCPUからの前記一の系の 50

I /Oバスに接続するI /O装置へのI /Oリクエストを、一旦、他の系に転送した後、前記I /Oバスのポートの入り口で、再度、前記一の系に戻すように制御する、ことを特徴とする代替パス制御方法。

【 請求項13】CPUと、

自系、及び他系のCPUから出力されるI/Oリクエストを、指定されたI/O空間のアドレスにより、自系のパスに転送するか他系のパスに転送するかを選択する転送制御手段と、

I /Oバスに接続するための複数のポートを有し、前記転送制御手段から送られてきたI /Oリクエストを、I /O空間のアドレスから、どのI /Oバスに接続されたポートに転送するかを選択し選択された自系又は他系のポートにするポート制御手段と、

前記ポート 制御手段の複数のポート から転送されてくる I /Oリクエストを、配下のI /Oバスのトランザクションに変換して転送するポート ブリッジと、

周辺機器を接続するためのインタフェースカードを接続するI /Oバスと、

を系毎に備えた情報処理装置の入出力パスの代替パスの 選択制御する方法であって、

前記転送制御手段でポートの障害情報及び代替パス情報を記憶管理し、自系の配下のポートに障害がある場合には、前記代替パス情報に基づき、他系の転送制御手段に I / Oリクエストを転送し、他系のポート制御手段を介して、再度自系のポートブリッジに転送されるパスを選択することで自系のI / Oバスに接続する周辺機器へのアクセスを行う、ことを特徴とする代替パス制御方法。

[0001]

【発明の詳細な説明】

【 発明の属する技術分野】本発明は、情報処理装置における I / O制御システムに関し、特に、I / Oバスへのアクセス時の代替パス選択制御システム及び方法に関する。

[0002]

【 従来の技術】従来の動的代替パスの制御システムについて図1 7 を参照して説明する。

【 0003】図17において、系401、402はそれぞれ独立したI/Oバスと、該I/Oバスに対し独立したパスを有すると共に、系間でリクエストを転送するためのパスを有する。

【 0004】系401、402のCPU411、421は、独立に情報処理を行うプロセッサである。

【 0005】転送制御部412、422は、CPU41 1、421から出力されるI /Oリクエストを受け取り、自系のどのポートに転送するか他系に転送するかを 判断して、リクエストの転送を行う。

【 0006】PCI ブリッジ413、414、423、424は、転送制御部412、422からのリクエストを受け取り、PCI (Peripheral Component Inte

Ý.

roormect) バスのプロトコルに変換して転送する。 【 0 0 0 7 】I /Oバス4 1 5 、4 1 6 、4 2 5 、4 2 6 は、I /Oデバイスを接続する為のP C I バスである。

【 0008】SCSI (small computer serial int erface) カード417、427は、PCI バスに接続されるSCSI 制御用のカードである。

【 0009】ディスク装置43は、SCSIカード417、427に接続された外部記憶装置である。

【 0 0 1 0 】 図1 7 に示すシステム構成において、例え 10 ばS C S I カード 4 1 7 に対するアクセスを行う場合、 P C I ブリッジ4 1 3 のパスを常に使用する必要があった。

【 0011】 このため、PCI ブリッジ413 に障害が発生すると、SCSI カード417 には、一切アクセスすることができない。

【 0 0 1 2 】このようなI /Oパス上の障害に対応すべく、図1 7 に示すように、S C S I カード 4 1 7、4 2 7 を I /Oパス 4 1 5、4 2 5 に接続するという 具合に、異なるI /Oバス上に、2 枚のI /Oカードを設け、2 枚のI /Oカード(S C S I カード)から、ディスク装置4 3 のような外部のI /Oデバイスに対し、クロス接続を行うことで、一方の系のP C I ブリッジ4 1 3 が故障し、S C S I カード 4 1 7 が使えなくなっても、他方のP C I ブリッジ4 2 3 配下のS C S I カード 4 2 7 を経由してディスク装置4 3 に対するアクセスパスを確保するようにしていた。

【0013】なお、障害発生時の代替パス選択システム に関連する刊行物として、例えば特開平8-21214 7 号公報には、CPUと複数の入出力装置の中のいずれ 30 かの入出力装置間との間での情報を選択的に送受するた めのチャネルパスの管理・制御を行うチャネル処理装置 において障害の発生したチャネルパスに関する物理チャ ネル番号及び論理チャネル番号を、オペレーティングシ ステムが使用していないチャネルパスの物理チャネル番 号及び論理チャネル番号と動的に交換するようにしたチ、 ャネル処理装置が提案されている。また、例えば特開平 3-105540号公報には、障害入出力パスを認識 し、チャネルを制御するハードウェアであるI /Oプロ セッサに障害入出力パスを選択しないように通知するこ 40 とで、チャネル障害対策中でも入出力要求を実行可能と した入出力制御方式が提案されている。なお、これらの 方式を、図17に示したシステムにそのまま適用するこ とは、その構成が相違することから、不可能である。

[0014]

【 発明が解決しようとする課題】しかしながら、図1 7 を参照して説明した上記従来の動的代替パス制御システムにおいては、次のような問題点を有している。

【 0015】第1の問題点は、一つの装置内で搭載できるI/Oカードの種類が減り、コストアップにもなる、

ということである。

【 0016】その理由は、一つのディスク装置等のデバイスに対してパス切り替えの為にI / Oカードが2枚必要とされる、ためである。

6

【 0017】第2の問題点は、1ポートしか持たないデバイスには適用不能であり、結局、任意のI /Oデバイスに対応した制御システムとはなり得ず、汎用性に乏しい、ということである。

【 0 0 1 8 】その理由は、ディスク装置のような外部デバイスが2 ポート 以上の入力を有することが必要とされている、ためである。

【 0019】第3の問題点は、専用のサポートソフトウエアを必要とする、ということである。

【 0 0 2 0 】その理由は、S C S I カードのような個々のI /Oカードは、ソフトウエア上、個別のカードとして認識されることになるため、ソフトウエア的にこのカードがクロスパスを結んでいることを認識し、障害発生時には、どのパスを使うかをソフトウエア(プログラム)が判断する必要があり、このため専用のサポートソ20 フトウエアが必要となる、ためである。

【 0 0 2 1 】したがって本発明は、上記問題点に鑑みてなされたものであって、その目的は、上記従来のシステムのように、複数のI /〇カードを用いることなく、また接続されるI /〇デバイスのポート 数等の影響されず、且つソフトウエア上の代替パスの切り替えを意識することなく、I /〇デバイスへの代替パスを実現可能とする代替パス制御システムを提供することにある。

[0022]

【 課題を解決するための手段】前記目的を達成するため、本発明は、各I /Oバス毎に、固有のアドレス空間を有し、各CPUから、前記I /Oバスに対する独立したパスを有する複数の系から成り、系間に専用のパスを有する情報処理装置において、一のCPUから前記I /Oバスへのパス上に障害が発生した場合、前記CPUからの前記I /Oリクエストを他系を経由して転送するように制御する手段を備えたことを特徴とする。

【 0023】
【 発明の実施の形態】本発明の実施の形態について以下に説明する。本発明の代替パス制御システムは、その好 ましい実施の形態において、系間に、I /Oトランザクションを転送する手段と、他系のI /Oバスのポートに接続する手段と、を備え、CPUから自系のI /Oに対するアクセスを、一旦他系に転送した後、I /Oポートの入り口で、再度自系に戻すバイパス機能を有しているので、自系のパス上の何処かに障害が発生した場合、このバイパス機能を有効とすることにより、I /Oバスに対する動的な代替パスを実現可能としたものである。【 0024】より詳細には、本発明の代替パス制御システムは、CPU(図1の11、121)と、自系及び 他系のCPUから出力されるI /Oリクエストを、指定

されたI/O空間のアドレスにより、自系のパスに転送 するか他系のパスに転送するかを選択する転送制御手段 (図1の112、122)と、I /Oバスに接続するた めの複数のポートを有し、前記転送制御手段から送られ てきたI /Oリクエストを、I /O空間のアドレスか ら、どのI /Oバスに接続されたポートに転送するかを 選択し選択された自系又は他系のポートに転送するポー ト制御手段(図1の113、123)と、前記ポート制 御手段の複数のポートから転送されてくるI /Oリクエ ストを、配下のI /Oパスのトランザクションに変換し 10 て転送するポート ブリッジ手段(図1の114、11 5、124、125)と、周辺機器を接続するためのイ ンタフェースカードを接続するI /Oバス(116、1 17、126、127)と、を系毎に備え、前記転送制 御手段(図1の112、122)では、ポートの障害情 報及び代替パス情報を記憶管理し、I/Oリクエストを 転送すべき系を選択し、自系の配下のポートに障害があ る場合には、前記代替パス情報に基づき、他系の転送制 御手段にI /Oリクエストを転送し、他系のポート制御 手段を介し、再度自系のポートブリッジ手段に転送さ れ、パスが選択されて前記I /Oバスに接続する周辺機 器へのアクセスが行われる。以下図面を参照して詳説す る。

【 0025】図1は、本発明の一実施の形態の構成を示す図である。図1を参照すると、系101と系102は、それぞれ独立したI / Oバスと、各I / Oバスに対し独立したパスを有する。系101、102のCPU111、121は、独立に情報処理を行うプロセッサである。

【 0026】系101、102の転送制御部112、1 30 22は、それぞれ、自系、及び他系のCPU111、1 21から出力されるI / Oリクエストを、指定されたI / O空間のアドレスにより、自系のパスに転送するか他 系のパスに転送するかを選択する。

【 0027】また、系101、102の転送制御部112、122間において、I /Oリクエストの転送に、強 、制転送指示を付加する機能を設けると共に、他系から強制転送指示の付加されたリクエストが転送されてきた場合は、I /Oリクエストの内容によらず、自系のバスに転送する。強制転送指示は、アドレスやデータと同様に 40 I /Oリクエストに付随される情報である。

【 0028】系101、102のポート制御部113、123は、それぞれI / Oバスに接続するための複数のポートを有し、転送制御部112、122から送られてきたI / Oリクエストを、I / O空間のアドレスから、どのI / Oバスに接続されたポートに転送するかを選択する。なお、転送制御部112、122では、この強制転送指示を含むI / Oリクエストが入力されると、無条件に自己配下のポート制御部に対してI / Oリクエストを出力する。

【0029】系101の多ポートブリッジ114、115、及び、系102の多ポートブリッジ124、125は、2つ以上のポート制御部113、123から転送されてくるI/Oリクエストを、配下のバスのトランザクションに変換し、転送する。

【 0 0 3 0 】 系1 0 1 のI / Oバス1 1 6 、1 1 7 、及 び、系1 0 2 のI / Oバス1 2 6 、1 2 7 は、周辺機器 を接続するためのインタフェースカードを接続する為の I / Oバスである。

【0031】図2は、本発明の一実施の形態における転送制御部の構成の一例を示す図である。なお、図2において、201、202、203、204はポート選択部であり、これらは互いに同一構成であるため、図2では、ポート選択部201の内部構成のみが示されている。

【 0 0 3 2 】 図2 を参照すると、ポート 選択部2 0 1 、 2 0 2 、2 0 3 、2 0 4 は、自系のポート 制御部1 1 3、1 2 3 の持つ各ポート (4 ポート) に対応し、CP U1 1 1、1 2 1 のうち自系のCP Uまたは他系からの 20 リクエストを、自系のパスに転送すべきか他系のパスに転送すべきかを判断する。以下では、ポート 選択部2 0 1 についてその構成を説明し、同一構成のポート 選択部2 0 2、2 0 3、2 0 4 の説明は適宜省略する。

【 0033】ポート 選択部201のレンジレジスタ21 1は、対応するポートの持つI/O空間のレンジを保持 するレジスタである。他のポート選択部202、20 3、204も同等のレンジレジスタを有する。

【0034】レンジ比較部212は、CPUから送られてくるI/Oリクエストの持つI/Oアドレスが、レンジレジスタ211で示される範囲に入っているか否かをウィンドウコンパレータで判定し、範囲内にあれば一致信号を出力する。他のポート選択部202、203、204も同等のレンジ比較部を有する。

【 0035】ポート 障害フラグ213は、対応するポート が障害状態であることを保持するレジスタである。他のポート 選択部202、203、204も同等のポート 障害フラグを有する。

【 0036】代替パス番号レジスタ214は、対応するポートへの代替パスを持つ系の番号を保持するレジスタである。他のポート選択部202、203、204も同等の代替パス番号レジスタを有する。

【0037】代替パス指示部215は、レンジ比較部2 12から出力される一致指示と、ポート障害フラグ21 3の値とから、対応するポートへのI/Oアクセスを、 他系にある代替パスに転送する事を示す代替パス指示信 号を出力する。他のポート選択部202、203、20 4も同等の代替パス指示部を有する。

【 0038】 自系指示部205は、各ポート 選択部20 1、202、203、204 が出力する一致指示の論理 50 和(OR) 演算をとり、CPUからのI /Oリクエスト ₹.

または他系から出力されたI / Oリクエストが、自系のポートに対するアクセスである場合に出力を有効(アクティブ)とする。

【 0 0 3 9 】 他系指示部 2 0 6 は、各ポート 選択部 2 0 1、2 0 2、2 0 3、2 0 4 の出力する代替パス指示信号の論理和(OR) 演算をとり、CP Uまたは他系から出力された I / Oリクエストを、代替パスを持つ他系に出力する事を指示する。

【 0 0 4 0 】代替パス選択部2 0 7 は、ポート選択部2 0 1、2 0 2、2 0 3、2 0 4 の保持する代替パス番号 10 レジスタ2 1 4 の値と、代替パス指示部2 1 5 からの代替パス指示信号と、から、自系CP Uまたは他系からの 1 / Oリクエストを転送すべき系を選択する。

【0041】リクエスト出力部208は、CPUまたは他系からのI/Oリクエストと、自系指示部205の出力と、他系指示部206の出力と、代替バス選択部207の出力と、から、自系にリクエストを転送するか又は他系にI/Oリクエストを転送するかを、判断して出力する。また、他系指示部206から他系への転送指示がある場合には、他系に対して、強制転送指示を添付して20転送する。合わせて、他系からのリクエストに強制転送指示がある場合には、無条件に自系配下へI/Oリクエストを出力する。なお、強制転送指示は、他系への転送指示が有効な時に設定され、その以外の場合には、転送制御部間の転送であっても、強制転送指示情報はI/Oリクエストには付加されない。

【 0042】図3は、本発明の一実施の形態におけるポート制御部の構成の一例を示す図である。図3において、301、302、303、304はリクエスト分配部であり、同一構成であることから、図では、リクエス 30ト分配部301の内部構成のみが示されている。

【 0043】図3を参照すると、リクエスト分配部301、302、303、304は、転送制御部112、122から送られてきたI/Oリクエストを、I/Oリクエストの持つI/Oアドレスから、複数あるポートの1つにのみ転送する。

【 0044】ポートレンジレジスタ311は、対応するポートが接続されるバスの持つI /Oアドレスのレンジを保持するレジスタである。他のリクエスト分配部302、304も同等のポートレンジレジスタを有 40する。

【 0045】ポートリクエスト 制御部312は、入力されたI / OリクエストのI / Oアドレスが、ポートレンジレジスタ311で指定される範囲に入っているか否かをウィンドウコンパレータで判断し、範囲内に入っている場合には、対応するポートにリクエストを転送する。他のリクエスト分配部302、303、304も同等のポートリクエスト制御部を有する。

[0046]

【 実施例】上記した本発明の実施の形態についてさらに 50 22のポート 選択部601は、ポート 制御部523のポ

詳細に説明すべく、本発明の一実施例について図面を参照して以下に説明する。

【0047】図4は、本発明の一実施例の構成を示す図である。図4を参照すると、本発明の一実施例においては、各系501、502に、1本ずつのI/Oバスを持ち、転送制御部間とポート制御部と多ポートブリッジ間で系間を接続するパスを有することで、動的な代替パスの制御を行うようにしたものである。

【0048】図4を参照すると、CPU511、521は、情報の処理を行うプロセッサである。転送制御部512、522は、CPU511、521または他系502、501から出力されるI/Oリクエストを指定されたI/O空間のアドレスにより、自系に転送するか又は他系に転送するかを選択して、出力する。

【 0049】ポート制御部513、523は、転送制御部512、522から送られてきたI / Oリクエストを、当該I / Oリクエストの持つI / Oアドレスから、どのI / Oバスに接続されたポートに転送するかを選択して出力する。

0 【 0 0 5 0 】 多ポート ブリッジ5 1 4 、5 2 4 は、双方の系のポート 制御部5 1 3 、5 2 3 から転送されてくる I / Oリクエストを、配下のバスのトランザクションに変換して、転送する。

【 0051】I /Oバス515、525は、周辺機器を接続するためのインタフェースカードを接続する為のバスである。

【 0052】ポート00(#0)出力516は、ポート制御部513の出力の1つであり、I /Oバス515の通常パスのポートとなる。

0 【 0 0 5 3 】ポート 0 1 (#1) 出力5 1 7 は、ポート 制御部5 1 3 の出力の1 つであり、I /Oバス5 2 5 に 対する代替パスのポートとなる。

【 0054】ポート11(#3)出力527は、ポート制御部523の出力の1つであり、I /Oバス515に対する代替パスのポートとなる。

【 0055】ポート10(#2)出力526は、ポート 制御部523の出力の1つであり、I/Oバス525の 通常パスのポートとなる。

【 0056】図5は、図4に示した転送制御部512、 522の詳細な構成を示す図である。

【 0057】図5を参照すると、ポート選択部601、602は、自系のポート制御部513、523の持つ2つのポートにそれぞれ対応し、CPUまたは他系からのI / Oリクエストを、自系に転送すべきか他系に転送すべきかを判断する。

【 0058】例えば転送制御部512のポート選択部601は、ポート制御部513のポート00出力516に対応し、ポート選択部602は、ポート制御部513のポート01出力517に対応する。また、転送制御部522のポート選択部601は、ポート制御部523のポ

ート 10 出力5 2 6 に対応し、ポート 選択部6 0 2 は、 ポート 制御部5 1 3 のポート 1 1 出力5 2 7 に対応す る。

【0059】レンジレジスタ611、621は、対応す るポートが接続される! / 〇バスの持つ! / 〇空間のレ ンジ(アドレス範囲)を保持するレジスタである。

【 0060】レンジ比較部612、622は、CPUま たは他系から送られてくるI /Oリクエストの持つI / Oアドレスが、レンジレジスタ611、621で示され る範囲に入っているか否かを判定し、範囲内にあれば一 10 致信号を出力する。例えばレンジ比較部612は、CP Uリクエスト 入力又は他系からのI /Oリクエスト 入力 のI /Oアドレスと、レンジレジスタ611を構成し始 点及び終点の値を保持するレジスタ611-1、611 -2 との大小を、コンパレータ612-1、612-2 (ウィンドウコンパレータ)で比較し、コンパレータ6 12-1、612-2の出力は、2入力AND回路61 2-3に入力され、コンパレータ612-1、612-2 の出力が共に論理値「1」の時、2 入力AND回路6 12-3は一致信号を出力する。

【 0061】ポート障害フラグ613、623は、対応 するポートが障害状態であることを保持するレジスタで ある。

【0062】代替パス番号レジスタ614、624は、 対応するポートへの代替パスを持つ系の番号を保持する レジスタである。

【 0063】代替パス指示部615、625は、レンジ 比較部612、622の出力する一致指示と、ポート障 害フラグ613、623の値の論理和演算から、対応す るポートが障害状態の時に、対応するポートへのI /O 30 アクセス要求(リクエスト)を、自系に転送せずに代替 パスを有する他系に転送する事を示す代替パス指示信号 を出力する。

【 0064】 自系指示部603は、各ポート 選択部60 1、602の出力する一致指示のORをとり、CPUま たは他系から入力されたI /Oリクエストが自系のポー、 トに対するアクセスである事を出力する。

【 0065】他系指示部604は、各ポート選択部60 1、602の出力する代替パス指示信号の論理和演算を とり、CPUまたは他系から入力されたI /Oリクエス 40 トを、自系ではなく代替パスを持つ他系に出力する事を 指示する。

【 0066】代替パス選択部605は、ポート選択部6 01、602がそれぞれ保持する代替パス番号レジスタ 614、624の値と、代替パス指示部615、625 の出力する代替パス指示信号から、CPUまたは他系か ら入力されるI /Oリクエストを転送すべき代替パスを 有する系を選択する。

【 0067】 リクエスト 出力部606は、CP Uまたは 他系からのI /Oリクエストと、自系指示部603の出 50 【0076】本発明の一実施例では、図4を参照する

力と、他系指示部604の出力と、代替パス選択部60 5 の出力とから、当該I /Oリクエストを自系に転送す るか又は他系に転送するかを判断して出力する。

【0068】また、リクエスト出力部606から他系へ の転送指示がある場合には、他系に対し強制転送指示を 添付して転送する。あわせて、他系からのI /Oリクェ ストに強制転送指示がある場合は無条件に自系配下へ」 /Oリクエストを出力する。

【 0069】図6は、図4に示したポート制御部51 3、523の詳細な構成を示す図である。なお、ポート 制御部513、523は同一構成である為、図6には一 方の構成のみが示されている。

【 0070】図6を参照すると、リクエスト分配部70 1、702は、転送制御部512、522から送られて きたI /Oリクエストを、I /Oリクエストの持つI / Oアドレスから、対応するI /O空間を持つI /Oバス に接続されたポートの1 つにのみ転送する。

【 0071】本実施例では、ポート制御部513のポー ト 分配部701 がポート00 出力516 に対応し、ポー 20 ト制御部513のポート分配部702がポート01出力 517に対応し、ポート制御部523のポート分配部7 01 がポート10 出力526 に対応し、ポート 制御部5 23 のポート 分配部702 がポート11 出力527 に対 応する。

【 0072】ポートレンジレジスタ711、721は、 対応するポートの接続されるI /Oバスの持つI /Oア ドレスのレンジを保持するレジスタである。

【 0073】ポートリクエスト制御部712、722 は、入力されたI /OリクエストのI /Oアドレスが、 ポートレンジレジスタ711、721で指定される範囲 に入っているかを判断し、範囲内にある場合には、対応 するポートにリクエストを転送する。例えばポートリク エスト 制御部712は、I /OリクエストのI /Oアド レスと、ポートレンジレジスタ711を構成し始点及び 終点の値を保持するレジスタ711-1、711-2と の大小をコンパレータ712-1、712-2(ウィン ドウコンパレータ)で比較し、コンパレータ712-1、712-2の出力は2入力AND回路712-3に 入力され、コンパレータ712-1、712-2の出力 が共に論理「1」の時、2入力AND回路712-3は 一致信号を出力する。

【0074】以上詳細に本発明の一実施例の構成を説明 したが、図4のCPU511、521、多ポートブリッ ジ514、524、I /Oバス515、525 は、当業 者にとってよく知られたものが用いられ、また本発明の 主題とは直接関係しないことから、その詳細な構成の説 明は省略する。

【0075】次に本発明の一実施例の動作について説明 する。

20

と、まず前提条件として、各系のI /Oバス515、5 25 の持つI /Oアドレスのレンジを、系501 側のI /Oバス515を「O」~「9」、系502側のI /O バス525を「10」~「19」とする。

【0077】このとき、転送制御部512、522の持 つレンジレジスタ611、621(図5参照)、及び、 ポート 制御部513、523の持つレンジレジスタ71 1、712(図6参照)に対する設定例を、図7、図 8、図9、及び図10にそれぞれ示す。

【0078】転送制御部512の状態を示す図7におい 10 て、転送制御部512のポート選択部801は、ポート 制御部513のポート00出力516に対応して、これ が / 〇アドレスの「0」~「9」を持つ自系の / 〇 バス515に接続されていることから、ポート選択部8 01のレンジレジスタ811には、始点を「0」、終点 を「10」とした値を設定する。

【0079】次に、代替パス番号814には、ポート0 0 出力5 1 6 の接続されている多ポートブリッジ5 1 4 に代替パスとして系502のポートが接続されているこ , とから、系502を示す値として「2」を設定する。 【 0080】また、ポート00出力516のパスに障害 がない事とし、ポート障害フラグ813を論理値「0」 に設定する。

【0081】ポート選択部802は、対応するポート0 1 出力5 1 7 が他系のI /Oバスの多ポートブリッジ5 24に接続されている事から、代替パスとして機能して いるため、レンジレジスタ821に対する設定は、対応 するポートを通常は使用しないように、無効とするた め、レンジレジスタ821には、始点と終点をともに 「0」に設定する。

【0082】また、対応するポートが代替パスであるこ とから、ポート障害フラグ823と代替パス番号824 は、不定のままとし、図7では「一」で示している。 【0083】同様にして、転送制御部522の状態を示 す図8を参照すると、転送制御部522のポート選択部 902は、ポート制御部523のポート10出力526 > に対応し、これがI /Oアドレスの「10」~「19」 を持つ自系のI /Oバス525に接続されていることか ら、ポート選択部902のレンジレジスタ921には、 始点を「10」、終点を「20」とした値を設定する。 【0084】代替パス番号レジスタ924には、ポート 10出力526の接続されている多ポートブリッジ52 4 に、代替パスとして系501のポート01出力517 が接続されていることから、系501を示す値として 「1」を設定する。また、ポート10出力526のパス に障害がない事とし、ポート障害フラグ923を例えば 論理値「0」に設定する。

【 0085】またポート選択部901は、対応するポー ト11出力527が、他系のI /Oバスの多ポートブリ ッジ524に接続されている事から、代替パスとして機 50 と、そのI /Oリクエストは、転送制御部512に転送

能しているため、レンジレジスタ911には、対応する ポート を通常は使用しないように無効とするため、レン ジレジスタ911には、始点と終点を「0」に設定す

【 0086】また、対応するポート11出力527が代 替パスであることから、ポート障害フラグ913と代替 パス番号914は、不定のままとし、図8では「一」で

【 0087 】 さらに、ポート 制御部513の状態を示す 図9 を参照すると、ポート 制御部5 1 3 は、ポート 0 0 出力516を自系のI/Oバスに接続された多ポートブ リッジ514、ポート01出力517を他系のI /Oバ スに接続された多ポートブリッジ524にそれぞれ接続 していることから(図4参照)、各ポートが接続される I /Oバスのアドレスを指定するため、ポート 制御部5 13 のポート00 出力516 に対応したポートレンジレ ジスタ1011には、始点を「0」、終点を「10」と した値を設定し、ポート制御部513のポート01出力 517に対応したポートレンジレジスタ1021には、 始点を「10」、終点を「20」とした値を設定する。 【0088】またポート制御部523の状態を示す図1 0 を参照すると、ポート 制御部5 2 3 は、ポート 1 0 出 力526を、自系のI /Oバスに接続された多ポートブ リッジ524、ポート11出力527が他系のI /Oバ スに接続された多ポートブリッジ514にそれぞれ接続 していることから、各ポートが接続されるI/Oバスの アドレスを指定するため、ポート制御部523のポート 10出力526に対応したポートレンジレジスタ111 1には、始点を「10」、終点を「20」とした値を設 定し、ポート 制御部5 1 3 のポート 1 1 出力5 2 7 に対 応したポート レンジレジスタ1121には、始点を 「0」、終点を「10」とした値を設定する。

【0089】これらを前提に、本発明の一実施例の動作 の概要を、図4、図7、図8、図9、及び、図10、図 13 乃至図16 を参照して説明する。図13 乃至図16 は、本発明の一実施例の動作を説明するためのシーケン スフローを示す図であり、図13は、通常動作時の自系 CPUから自系I /Oバスに対するアクセス、図14 は、通常動作時の自系CPUから他系I /Oバスに対す るアクセス、図15は、障害状態時の自系CPUから自 系I /Oバスに対するアクセス、図1 6 は、障害状態時 の自系CPUから他系I /Oバスに対するアクセスの、 状態遷移(横軸は状態の推移に対応)の様子をそれぞれ 示す図である。

【0090】始めに、通常のI/Oアクセスの動作概要 について、図4、図7、図8、及び図13を参照して説

【 0 0 9 1 】まずCP U5 1 1 がI /Oアドレスの4 に 対してアクセス要求(I /Oリクエスト) を出力する

され、自系に転送するか他系に転送するかを決定する (図13の「状態1」から「状態2」参照)。この過程 を、転送制御部512の構成を示す図7を用いて説明す る。

【0092】図7を参照すると、CPUリクエスト入力 に1 / Oアクセスが入力されると、ポート選択部80 1、802が、自系のポートに対するアクセスであるか どうかを判断する。ポート選択部801では、レンジレ ジスタ811で指定された範囲がアドレスの「0」~ 「9」であり、入力されたI /OリクエストのI /Oア 10 ドレスが「4」であることから、レンジ比較部812が 一致信号を出力する。

【 0 0 9 3 】 また、ポート 障害フラグ8 1 3 が論理値 「0」であるため、代替パス指定信号は出力されない。 【0094】ポート選択部802では、レンジレジスタ 821で指定される範囲のアドレスの始点及び終点とも 「 0 」であり、0 ≦x <0 を満たすI /Oアドレスはな いため、一致信号が出力されることはなく、また一致信 号が有効にならなければ、代替パス指示信号も有効とな らないため、ポート 選択部802は、一致信号も代替パ 20 ス信号のどちらも出力しない。

【 0 0 9 5 】次に、ポート 選択部8 0 1 、8 0 2 の一致 信号を論理和演算している自系指示部803では、ポー ト 選択部801の一致信号が有効であるため、有効とな る。

【0096】またポート選択部801、802の代替パ ス指示信号を論理和演算している他系指示部804は、 ポート 選択部801、802 のどちらの代替パス指示信 号も無効であることから、無効となる。

【 0097】リクエスト出力部806は、自系指示部8 03 が有効を出力し、他系指示部804 が無効を指定し ていることから、自系の持つポート に対するアクセスで あるものと判断し、自系のリクエスト 出力に、I /Oリ クエストを転送する。

【 0098】これにより、I /Oアドレスの「4」に対 する I / Oリクエストが、図4 における転送制御部5 1 · 2 からポート 制御部5 1 3 に転送される(図13の「状 熊3 | 参照)。

【 0099】次に、ポート制御部513では、入力され たI /Oリクエストをどのポートに転送するかを判断 し、転送を行う。

【 0 1 0 0 】 この過程をポート 制御部5 1 3 に対応した 図9を用いて説明する。

【 0101】図9 を参照すると、パスリクエストを通し て入力されたI /Oリクエストは、ポート制御部513 内のポート 分配部1001、1002に入力される。 【 0102】ポート分配部1001、1002では、ポ ートレンジレジスタ1011、1012の持つアドレス

レンジと、I /Oリクエストの持つI /Oアドレスとか

て、自ポートに対するアクセスかを判断しI /Oリクエ ストの転送を行う。 図9 においては、ポートレンジレジ スタ1011がアドレスレンジ「0」~「9」、ポート レンジレジスタ1021がアドレスレンジ「10」~ 「 19」を持ち、入力されたI /OリクエストのI /O アドレスが「4」であることから、ポート分配部100 1 の出力であるポート 0 側にI /Oリクエストを転送す

【 0103】これにより、I /Oアドレス「4」に対す るI /Oリクエストが、図4 におけるポート制御部5 1 3 から 多ポート ブリッジ5 1 4 に転送されることになる (図13の「状態4」参照)。

【 0 1 0 4 】次に、多ポートブリッジ5 1 4 は、入力さ れたI /Oリクエストを、配下のバスに転送すること で、CPUからのI /Oアドレスの「4」に対するI / Oリクエストが、アドレスレンジ「O」~「9」を持つ I /Oバス515に正しく転送される事になる(図13 の「状態5」参照)。

【0105】つづいて、CPU511がI/Oアドレス の「14」に対してアクセスを出力した場合について、 図4、図7、図8、図9、及び図14を参照して説明す る。

【 0106】まず、I /Oアドレスの「14」に対する アクセス(I /Oリクエスト)は、転送制御部512に 転送され、転送制御部512で自系に転送するか他系に 転送するかを決定する(図14の「状態1」から「状態 2」参照)。この過程を図7を参照して説明すると、図 7のCPUリクエスト入力にI /Oアクセスが入力され ると、ポート選択部801、802が、自系のポートに 30 対するアクセスであるかどうかを判断する。

【0107】ポート選択部801では、レンジレジスタ 811で指定された範囲がアドレス「0」~「9」であ るのに対し、入力されたI /OリクエストのI /Oアド レスが「14」であることから、レンジ比較部812は 一致信号を出力しない。また、ポート 障害フラグ813 が論理値「0」であるため、代替パス指定信号は出力さ れない。

【 0108】次に、ポート 選択部8 02 内では、レンジ レジスタ821で指定される範囲のアドレスが0 ≤x < 0となるため、常に一致信号が出力されることはなく、 また、一致信号が有効にならなければ代替パス指示信号 も有効とならないため、ポート選択部802は、一致信 号も代替パス信号のどちらも出力しない。

【 0109】これにより、ポート 選択部8 01、8 02 の一致信号を論理和(OR)演算している自系指示部8 03も、ポート選択部801、802の代替パス指示信 号を論理和(OR) 演算している他系指示部804のど ちらもその出力が無効となる。

【 0110】リクエスト 出力部806は、自系指示部8 ら、ポートリクエスト 制御部1012、1022 におい 50 03と他系指示部804 双方の出力が無効であると判断 すると、このI /Oリクエストが自系のI /Oバスに対 するアクセスではないものとして、他系リクエスト出力 にI /Oリクエストを転送する。

【0111】これにより、I /Oアドレスの「14」に 対するI /Oリクエストが、図4 における転送制御部5 12から転送制御部522に転送される事になる(図1 4の「状態3」参照)。

【0112】次に、転送制御部522は、自系に転送す るか他系に転送するかを決定する。この過程を図8を参 照して説明すると、図8 の他系リクエスト 入力にI /O 10 アクセスが入力されるとポート選択部901、902が 自系のポート に対するアク セスであるかどう かを判断す る。ポート選択部902では、レンジレジスタ921で 指定された範囲がアドレス「10」~「19」であり、 入力されたI /OリクエストのI /Oアドレスが「1 4」であることから、レンジ比較部922が一致信号を 出力する。

【0113】また、ポート障害フラグ923が「0」で あるため、代替パス指定信号は出力されない。次にポー ト選択部902では、レンジレジスタ911で指定され 20 る範囲のアドレスが0 ≤x <0となるため、常に一致信 号が出力される事はなく、また一致信号が有効にならな ければ代替パス指示信号も有効とならないため、ポート 選択部901は、一致信号も代替パス信号のどちらも出 カレない。

【0114】次にポート選択部901、902の一致信 号を論理和演算している自系指示部903は、ポート選 択部902の一致信号が有効であるため、同じく有効と なる。またポート選択部901、902の代替パス指示 信号を論理和演算している他系指示部904は、ポート 30 選択部901、902のどちらの代替パス指示信号も無 効であることから、無効となる。

【 0115】リクエスト 出力部906は、自系指示部9 03が有効であることを出力し、他系指示部904が無 効を指定している事から、自系の持つポート に対するア クセスであるものと判断し、自系リクエスト出力に1/・ Oリクエストを転送する。

【 0116】これにより、I /Oアドレスの「14」に 対するI /Oリクエストが、図4 における転送制御部5 22からポート制御部523に転送される事になる(図 40 14の「状態4」参照)。

【 0 1 1 7 】次に、ポート 制御部5 2 3 では入力された I /Oリクエストをどのポートに転送するかを判断し、 転送を行う。この過程をポート制御部523の構成を示 す図10を参照して説明する。

【0118】図10を参照すると、パスリクエストを通 して入力されたリクエストは、ポート制御部523のポ ート 分配部1101、1102に入力される。ポート 分 配部1101、1102では、ポートレンジレジスタ1 111、1112の持つアドレスレンジとI /Oリクエ 50 「9」であり、入力されたI /OリクエストのI /Oア

スト の持つ I/Oアドレスとからポートリクエスト 制御 部1112、1122において、自ポートに対するアク セスかを判断し、リクエストの転送を行う。 図10 にお いては、ポートレンジレジスタ1111がアドレスレン ジ「10」~「19」、ポートレンジレジスタ1121 がアドレスレンジ「0」~「9」を持ち、入力されたリ クエストのI /Oアドレスが「14」であることからポ ート 分配部1 101 の出力であるポート 0 側にリクエス トを転送する。

【0119】これにより、I /Oアドレスの「14」に 対するI /Oリクエストが、図4 におけるポート 制御部 523から多ポートブリッジ524に転送される事にな る(図14の「状態5」参照)。

【 0120】次に多ポート ブリッジ5 24 は入力された I /Oリクエストを配下のバスに転送することで、CP U511からI /Oアドレス14のリクエストが、アド レスレンジの「10」~「19」を持つI /Oバス52 5 に正しく 転送される事になる(図14の「状態6」参

【0121】なお、系間の構造が対称であることから、 CPU521からI /Oバス515、525に対するリ クエストも同等にして動作する。

【 0 1 2 2 】次に、ポート 制御部5 1 3 に障害が発生 し、リクエストの転送ができなくなった場合について説 明する。

【 0 1 2 3 】 この場合、ポート制御部5 1 3 が障害とな ると、配下にあるポート00出力516、ポート01出 力5 1 7 が使えなくなることから、ポート 制御部5 1 3 に対しI /Oリクエストを転送する転送制御部512の 持つポート障害フラグ813、823の値を論理値 「1」にセットする。この時の転送制御部512の状態 を図11に示す。

【0124】この状態における、本発明の一実施例の動 作について、図4、図8、図9、図10、図11、図1 5、及び図16を参照して説明する。

【 0125】先と同様に、CPU511からI /Oアド レス「4」に対してI /Oリクエストが出力された場合 について説明する。

【 0 1 2 6 】まずCPU5 1 1 がI /Oアドレス「 4 」 に対してアクセス(I /Oリクエスト)を出力すると、 I /Oリクエストは、転送制御部512に転送され、自 系に転送するか他系に転送するかを決定する(図15の 「 状態1 」から「 状態2 」)。この過程を図1 1 を参照 して説明すると、図1 1 のCP Uリクエスト 入力にI / Oリクエストが入力されると、ポート選択部1201、 1202が、自系のポートに対するアクセスであるかど うかを判断する。

【 0 1 2 7 】ポート 選択部1 2 0 1 内では、レンジレジ スタ1211で指定された範囲がアドレス「0」~

ドレスが「4」であることから、レンジ比較部1212 が一致信号を出力する。

【 0128】また、このときポート 障害フラグ1213 も 論理値「1」であることから、代替パス指定信号が出 力されることになる。

【 0 1 2 9 】 次に、ポート 選択部1 2 0 2 内では、レンジレジスタ1 2 2 1 で指定される範囲のアドレスが0 ≦ x < 0 なるため、一致信号が出力されることはなく、また一致信号が有効にならなければ代替パス指示信号も有効とならないため、ポート 選択部1 2 0 2 は、一致信号 10 も代替パス信号のどちらも出力しない。

【 0130】次に、ポート選択部1201、1202の一致信号を論理和演算している自系指示部1203は、ポート選択部1201の一致信号が有効であるため、有効となる。またポート選択部1201、1202の代替パス指示信号を論理和演算している他系指示部124も、ポート選択部1201の代替パス指示信号が有効であるため、有効となる。

【 0131】リクエスト出力部1206は、他系指示部1204が有効であることから、自系指示部1203に 20関係なく、他系に対するアクセスであるものと判断して他系への転送を行う。このとき、どの系に転送するかを判断するために、代替パス選択部1205の出力を代替パス番号として用いる。

【 0 1 3 2 】 代替パス選択部1 2 0 5 は、代替パス番号 1 2 1 4 、1 2 2 4 を入力し、代替パス指示部1 2 1 5 、1 2 2 5 のうち論理値「1」を出力する方の代替パス番号を選択するものであり、代替パス指示信号を出力したポート選択部が保持する代替パス番号を選択出力する。したがって、ここでは、代替パス指示信号を出力し 30 たポート選択部1 2 0 1 の持つ代替パス番号1 2 1 4 の値である系5 0 1 (図4 参照)を示す「2」が出力される。

【 0133】リクエスト出力部1206は、入力された リクエストを代替パス選択部の指示に従い、系502 (図4 参照) に転送する。

【 0134】これにより、I /Oアドレスの「4」に対するI /Oリクエストが、図4における転送制御部51 2から転送制御部522に転送される事になる。また、このときリクエストとして、強制転送指示を付加して転 40送する(図15の「状態3」参照)。

【 0135】次に、転送制御部522では、強制転送指示が付加されI/Oリクエストを受け取ると、無条件で自系リクエスト出力に転送する。

【 0136】 これにより、I /Oアドレス「4」に対するI /Oリクエストが、図4 における転送制御部522 からポート制御部523 に転送される事になる(図15の「状態4」参照)。

【 0137】次に、ポート 制御部523では、入力されたI /Oリクエストをどのポートに転送するかを判断

し、転送を行う。この過程をポート制御部523の構成を示した図10を参照して説明する。

【 0138】パスリクエストを通して入力されたI /O リクエストは、ポート 制御部523内のポート分配部1101、1102に入力される。ポート分配部1001、1002では、ポートレンジレジスタ1111、1121の持つアドレスレンジとリクエストの持つI /O アドレスとから、ポートリクエスト制御部1112、1122において、自ポートに対するアクセスか否かを判断し、I /Oリクエストの転送を行う。図10においては、ポートレンジレジスタ1111がアドレスレンジ「10」~「19」、ポートレンジレジスタ1121がアドレスレンジ「0」~「19」、ポートレンジレジスタ1121がアドレスレンジ「0」~「9」を持ち、入力されたI / OリクエストのI /Oアドレスが「4」であることから、ポート分配部1002の出力であるポート1側にI /Oリクエストを転送する。

【 0 1 3 9 】 これにより、I /Oアドレス「4」に対するI /Oリクエストが、図4 におけるポート 制御部5 2 3 から 多ポート ブリッジ5 1 4 に転送される事になる (図1 5 の「状態5」参照)。

【 0 1 4 0 】次に、多ポートブリッジ5 1 4 は入力された I / Oリクエストを配下のバスに転送することで、C P Uからの I / Oアドレスの 「 4 」に対する I / Oリクエストが、アドレスレンジ 「 0 」~ 「 9 」を持つ I / Oバス5 1 5 に転送される事になる (図1 5 の 「 状態6 」 参照)。

【 0141】つまり、I /OアドレスのI 4 」に対する アクセスが、障害を起こしているポート 制御部5 13 を 通過することなく、I (CPU5 11] $\rightarrow I$ 転送制御部5 12] $\rightarrow I$ 転送制御部5 23] $\rightarrow I$ 多ポートブリッジ5 14] $\rightarrow I$ I /Oバス5 15] と転送されることになり、先に示した、I (CPU5 11] $\rightarrow I$ 転送制御部5 12] $\rightarrow I$ ポート制御部5 13] $\rightarrow I$ 多ポートブリッジ5 14] $\rightarrow I$ I /Oバス5 I 5] の通常パスに対する代替パスを構成していることに なる。

【 0142】次に、CPU521からI /Oアドレス「4」に対するアクセスについて、図4、図8、図9、図10、及び図16を参照して説明する。

40 【 0143】まず、CPU521がI /Oアドレス「4」に対してアクセスを要求(I /Oリクエスト)出力したすると、そのリクエストは転送制御部522に転送され、自系に転送するか他系に転送するかを決定する(図16の「状態1」から「状態2」参照)。この過程を図8を参照して説明すると、図8のCPUリクエスト入力にI /Oリクエストが入力されると、ポート選択部901、902が、自系のポートに対するアクセスであるか否かを判断する。ポート選択部902内では、レンジレジスタ921で指定された範囲がアドレス「10」 ~「19」であるのに対し、入力されたI /Oリクエス

トのI /Oアドレスが「4」であることから、レンジ比較部912は一致信号を出力しない。

【 0144】また、ポート 障害フラグ913.が論理値「 0」であるため、代替パス指定信号も出力されない。 【 0145】次に、ポート 選択部902内では、レンジレジスタ911で指定される範囲のアドレスが0≦x < 0となるため、一致信号は出力されない。一致信号が有効にならなければ代替パス指示信号も有効とならないため、ポート選択部901は、一致信号も代替パス信号のどちらも出力しない。

【 0146】これにより、ポート選択部901、902 の一致信号を論理和(OR) 演算している自系指示部9 03も、ポート選択部901、902の代替パス指示信 号を論理和演算している他系指示部904のどちらも、 その出力が無効となる。

【 0 1 4 7 】 リクエスト 出力部9 0 6 は、自系指示部9 0 3 と他系指示部9 0 4 双方の出力が無効であるものと判断し、このリクエスト が自系のI / Oバスに対するアクセスではないものとして、他系リクエスト 出力にI / Oリクエスト を転送する。

【 0148】 これにより、I /Oアドレス「4」に対するI /Oリクエストが、図4における転送制御部522から転送制御部512に転送される事になる(図16の「 状態3」参照)。

【 0149】転送制御部512では、転送制御部522 からのリクエストを受け取ると、該リクエストに強制転送指示があるかどうかを判定する。この場合、強制転送指示がないため、転送制御部512は、他系からのリクエストを、自系のCPU511から来たリクエストと同等の処理を実行開始する。

【 0 1 5 0 】したがって、これ以降の処理は、前述した、CPU5 1 1 から、I /Oアドレスの4 に対するアクセスが来た場合と同等の動作(図15の「状態2」と同等)となり、結果として、[CPU5 2 1]→[転送制御部522]→[転送制御部523]→[転送制御部522]→[転送制御部523]→[多ポートブリッ・ジ514]→[I /Oバス515]と転送されることになり(図16の「状態1」から「状態7」参照)、[CPU5 2 1]→[転送制御部522]→[転送制御部512]→[ポート制御部513]→[タポートブリッジ 40514]→[I /Oバス515]の通常パスに対する代替パスを構成していることになる。

【 0 1 5 1 】本発明の他の実施例について以下に説明する。本発明の第二の実施例として、その基本的構成は、前記実施例と同様であるが、ポート 制御部についてさらに改良を施したものである。図1 2 は、本発明の第二の実施例のポート 制御部の構成を示す図である。図1 2 を参照すると、ポートレンジレジスタは、各ポートの始点アドレスを示すレジスタを共用している。

【 0 1 5 2 】図1 2 において、始点レジスタ1 3 0 1 は、ポート 制御部配下の持つアドレスの始点をその値として保持する。終点レジスタ1 3 0 2 は、ポート 制御部配下のポートの持つアドレスの終点をその値として保持する。ポート 始終点レジスタ1 3 0 3 は、ポート 制御部の持つ各ポート間のアドレスの切れ目を示す。ポートリクエスト制御部1 3 0 4 は、始点レジスタ1 3 0 1 と始終点レジスタ1 3 0 3 または始終点レジスタ間または始終点レジスタ1 3 0 3 と終点レジスタ1 3 0 2 間にリクエストのI /Oアドレスが含まれるかを判断し、I /Oアドレスが含まれる場合、対応するポートに対してI / Oリクエストを出力する。

【 0153】このように、本実施例では、ポート 制御部の各ポート 間の始点と終点を示すレジスタを共用しているので、レジスタの数を削減することができる。

[0154]

【 発明の効果】以上説明したように、本発明によれば下 記記載の効果を奏する。

【 0 1 5 5 】本発明の第1 の効果は、障害を起こしたパスを指定するフラグを設け、その状態により I / Oバスに対する転送パスを変更し、障害部分をバイパスするような構成としたことにより、I / Oバスへの複数のパスのいずれかに障害が発生した場合に I / Oバスそのものが使えなくなるという事態を回避することが出来る、ということである。このため、I / Oカード 2 枚を個別のバスの接続にし、周辺デバイスにクロスパスを張るという対応を不要としている。

【 0 1 5 6 】本発明の第2 の効果は、CP Uから出力されるリクエスト自身にパスを指定する情報を持たせていないため、ソフトウェア的に代替パスを意識する必要はなく、既存の代替パスを意識しないオペレーティングシステムなどの環境でも、障害時の代替パスを実現することができる、ということである。

【図面の簡単な説明】

【 図1 】 本発明の実施の形態の構成を示す図である。

【 図2 】本発明の実施の形態における転送制御部の構成を示す図である。

【 図3 】 本発明の実施の形態におけるポート 制御部の構成を示す図である。

【 図4 】本発明の一実施例の構成を示す図である。

【 図5 】 本発明の一実施例における 転送制御部の構成を示す図である。

【 図6 】 本発明の一実施例におけるポート 制御部の構成を示す図である。

【 図7 】 本発明の一実施例の具体的動作を説明するための図であり、図5 の転送制御部5 1 2 の設定状態の一例を模式的に示す図である。

【 図8 】 本発明の一実施例の具体的動作を説明するため の図であり、図5 の転送制御部5 2 2 の設定状態の一例 を模式的に示す図である。

【 図9 】本発明の一実施例の具体的動作を説明するための図であり、図5 のポート 制御部5 1 3 の設定状態の一例を模式的に示す図である。

【図10】本発明の一実施例の具体的動作を説明するための図であり、図5のポート制御部523の設定状態の一例を模式的に示す図である。

【 図11】本発明の一実施例の具体的動作を説明するための図であり、図5のポート制御部513障害時の転送制御部512の設定状態の一例を模式的に示す図である。

【図12】本発明の第二の実施例におけるポート 制御部の構成を示す図である。

【 図13】本発明の一実施例における通常動作時の動作フローを説明するためのシーケンス図であり、自系CP Uから自系I / Oバスに対するアクセスの状態遷移を示す図である。

【 図14】本発明の一実施例における通常動作時の動作フローを説明するためのシーケンス図であり、自系CP Uから他系I / Oバスに対するアクセスの状態遷移を示す図である。

【 図15】本発明の一実施例における障害状態時の動作フローを説明するためのシーケンス図であり、自系CP Uから自系I / Oバスに対するアクセスの状態遷移を示す図である。

【 図16】本発明の一実施例における障害状態時の動作フローを説明するためのシーケンス図であり、自系CP Uから他系I / Oバスに対するアクセスの状態遷移を示す図である。

【 図17】従来の代替パス制御システムの構成の一例を示す図である。

【符号の説明】

111,121,411,421,511,521 CPU

112、122、412、422、512、522 転

送制御部

113、123、513、523 ポート制御部 114、115、124、125、514、524 多ポートブリッジ

24

116、117、126、127、415、416、4 25、426、515、525 I/Oバス、

201、202、203、204、601、602、8 01、802、901、902 ポート 選択部

205、603、803、903、1203 自系指示 10 部

206、604、804、1204 他系指示部 207、606、805、905、1205 代替パス 選択部

208、606、806 906、1206 リクエス ト出力部

211,611,621,811,821,911,9

21、1211、1221 レンジレジスタ 212、612、622、812、822、912、9

212、612、622、812、822、912、8 22、1212、1222 レンジ比較部

20 213,613,623,813,823,913,9

23、1213、1223 ポート 障害フラグ

214、614、624、814、824、914、9 24、1214、1224 代替パス番号レジスタ

215、615、625、815、825、1225 代替パス指示部

301,302,303,304,1001,100


2、1101、1102リクエスト分配部


311、711、721、1011、1021、111 1、1121 1301、1303、1303 ポート 30 レンジレジスタ


312、712、722、1012、1022、111 2、1122、1304 ポートリクエスト 制御部 417、427 SCSIカード

43 ディスク装置


【図10】










【図4】









自系リクエスト出力



【図13】




【図15】




【図14】

			状態1	状態 2	状態3	状態4	状態 5	状態 6
	СРИ	511	[/0アドレス# へのアクセス					! ! !
	転送制御部	512		I/0アドレスM へのアクセス				,
	ポート制御部	513						
	多ポートブリッシ	514	1 1 2					
	1/0パス	515					, 1 1 	, , , ,
	CPU	521				•		
	転送制御部	522	 		1/07 1/24			
	ポート制御部	523	 	 	へのアクセス	1/07 F V 24		
	多ポートブリッシ	; 524	<u> </u>			へのアクセス	1/07 F L 214	
	1/0パス	525					へのアクセス	1/07 1 1/07
			!	!	<u>: </u>	1	!	へのアクセス

【図17】



【図16】



【手続補正書】

【 提出日】平成1 1 年8 月2 日

【 手続補正1 】

【補正対象書類名】明細書

【 補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【 請求項1 】複数の系のそれぞれがCPUとI /Oバスを備え、前記各I /Oバス毎に固有のアドレス空間を有し、各系毎に前記CPUから前記I /Oバスに対する独

立したパスを有し、且つ系間に専用のパスを有する情報処理装置の代替パス制御システムであって、

一の系のCPUからI/Oバスに至るパス上に障害が発生した場合、前記CPUからの前記I/Oバスに接続するI/O装置へのアクセス要求を、他系のパスを経由して転送するように制御する手段を備えたことを特徴とする代替パス制御システム。

【 手続補正2 】

【補正対象書類名】明細書

【補正対象項目名】請求項12

【補正方法】変更

【補正内容】

【請求項12】複数の系のそれぞれがCPUとI/Oバスを備え、各系毎に前記CPUから前記I/Oバスに対する独立したバスを有し、且つ系間に専用のパスを有する情報処理装置の代替パスの制御方法であって、

ーの系のCPUからI /Oバスに到るパス上で障害発生時、前記一の系又は他の系のCPUからの前記一の系のI /Oバスに接続するI /O装置へのI /Oリクエストを、一旦、他の系に転送した後、前記I /Oバスのポートの入り口で、再度、前記一の系に戻すように制御する、ことを特徴とする代替パス制御方法。

【 手続補正3 】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

[0022]

【 課題を解決するための手段】前記目的を達成するため、本発明は、複数の系のそれぞれがCPUとI /Oバスを備え、各I /Oバス毎に固有のアドレス空間を有し、各系毎に前記CPUから前記I /Oバスに対する独立したパスを有し、且つ系間に専用のパスを有する情報処理装置において、一の系のCPUから前記I /Oバスへのパス上に障害が発生した場合、前記CPUからの前記I /Oリクエストを他系を経由して転送するように制御する手段を備えたことを特徴とする。